(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-103023

(43)公開日 平成11年(1999)4月13日

(51) Int.Cl. ⁶		識別記号	FΙ		
H01L	27/10	4 5 1	H01L	27/10	451
	27/108				651
	21/8242			29/78	3 7 1
	21/8247				
	29/788				

審査請求 未請求 請求項の数3 OL (全5頁) 最終頁に続く


(21)出願番号	特願平 9-263319	(71)出願人	000005049	
	,,,,,	, , , , , ,	シャープ株式会社	
(22)出顧日	平成9年(1997)9月29日		大阪府大阪市阿倍野区長池町22番22号	
		(72)発明者	山▲崎▼ 信夫	
		1 1 1	大阪府大阪市阿倍野区長池町22番22号	シ
		1	ャープ株式会社内	
		(72)発明者	石原 数也	
			大阪府大阪市阿倍野区長池町22番22号	シ
		1	ャープ株式会社内	
		(72)発明者	長田 昌也	
			大阪府大阪市阿倍野区長池町22番22号	シ
			ャープ株式会社内	
		(74)代理人	弁理士 梅田 勝	

(54) 【発明の名称】 半導体記憶素子

(三)【要約】

【課題】 パリアメクルとして、TiNを用いると、高 誘電体や強誘電体の熱処理時に下部電極の白金を通して 熱処理雰囲気が酸素によりTiNが容易に酸化され体積 変化や膜ストレスによって、TiNと白金との間で剥離 が生じたり、白金自体のレロックやクラックの原因とな ることがある

【解決手段】 半導体基板に形成されたMOSトランジスタのドレイン領域とフラグ及びパリアメタルを介して電気的に接続される。下部電極、強誘電体薄膜の及び上部電極からなるキャハシタ部を有する半導体記憶素子であって、下部電極が強誘電体薄膜のに接する側がら白金とロジウムとの合金膜上さからなる。



【特許請求四範囲】

【請求項1】 半導体基板に形成されたMOSトランジ スクのドレイン領域とプラグ及びパリアメタル或いは該 バリアメグルを介して電気的に接続される。下部電極、 誘電体膜でび上部電極からなるキャバムで部を有する半 導体記憶素子であって

上記下部電極がいなくとも上記誘電体膜に接する側に自 金とロジウムとの合金酸化膜を有する複数膜からなるこ とを特徴しする所導体記憶素子。

の合金膜では白金。且つ、上層に白金とロジウムとの合 金酸化膜の2層膜からなることを特徴とする。請求項1 記載の半導体記憶素子

【請よ項3】 上記臼金とロジウムとの合金酸化膜の金 構成元素の内。酸素の含有率が2%以上で且つに30% 以下であることを特徴とする。請求項1人は請求項しに 記載の半導体記憶素子

【を明いは細な説明】

[+ 201]

【発明の属する技術分野】本発明は、半導体記憶奉子、 更に詳し、は強誘電体及び高誘電体を誘電膜とするキャ パンクを備えた半導体記憶素子に関するものである。

$\{ (0,0) \cup 1 \}$

【剣木の技術】現在。DRAMでは、1つのMOS上ラ。 シンプタと1つのキャバシャとから構成されたメモリセ ルを有するものが主流である。この11 ランジスター1 キャイジで型のLEIAMにおいて、近年の高集積化及び 微細化の興請に従い、セルの容量を確保することが年々 困難になって末ている。このため、電極面積を稼じこと ある。すてわた、電極構造を立体化し電板面積を稼じわ けであるが、これはプロセッを非常に複雑にしており、 この方法での容量確保は困難になる。また、誘電体自身 の薄膜化にも限界が来ている。そこで、誘電体をSFT 、U、やでのなードドーTiO、第の酸化物高誘電体材料 に置き換えて容量を確保しようというも法が検討されて

【COG-】一方。近年の薄膜化技術の進展に伴って、 軍導体・モリとの組み合わせにより、高密度で且つ高速 仁動作すら強誘電体子揮発性メモリ「FeRAM」の開 40 び下部電極材料層43を順次所望の形状に形成する 発が盛んである。 極誘電体薄膜を排いた不揮発性メモリ (はそい高速書き込み) 読み出し、例電行動作及び書き込 み、読み出して繰り返し耐性の高さ等の点がら、従来の。 不揮発性・モリて ち赤EPROM、EFPROM、コラ シェ・モ バル 置き換えだけてない。SPAM、LER AM分野・小覆き換えも可能なメモリとして。実用化に 向けてい研究開発が盛んに行われている。

【000.】強誘電体材料としては Fbzclio. - F Z T 一ペ F Z T は光一て 被 デ特性が良。延電屈駆動。 か可能なおよりは、チェ 〇 やり にりょ つこり検討さ 一分。によって、118と白金との間で剥離が生じたり、白金

れている。しかしながら、これらの高誘電体や強誘電体 の特性を引き出すためには、400~800℃での高温 の酸化雰囲気中での熱処理プロセスが必要となる

【10005】上述のような材料を用いて、高集積化した スタック型のDRAMやF・RAMを作成する際。MO || お部とキャパング部とのコングクトをとるため、ホリン リコン等のプラグを用いて電気的に接続する方法が一般 的である。キャパレダ部の下部電板としては高温成膜で 12セス時に高い酸化反応耐性を持つ自全が用いられてい 【請求項:】 一記「部電極が下層に自金とロジウムと」10~ろ「図2に示すよっに」この場合「下部電極29とアラ グロッとの間にバリアスタルロ8を設ける必要がある。 そして、バリアメタル28は下部電極29として用いら れている白金とプラグと5のシリコンとの反応を防ぎ、 また。高誘電体膜や強誘電体膜を構成する各元素が熱処 理工程中に下部電板とりを通じて他の膜中へ拡散するの を防じために必要である。尚 国土は第1の従来技術に よる主導体記憶素子の構造断面すであり、国己におい 「」こ1はシリコン基板。ことはゲート電極」と3はソ 一ス領域。2.4は11.イン領域。2.5はボリシリコンプ 20 ラグ こらはロコク酸化膜 ピアは層間絶縁膜。28は バリアメタル。29ほ下部電板、30は強誘電体薄膜、 うしは冒間絶縁膜 うじは上部電極 ろうはビットライ ンを示す

> 【 () ロウも】また。第己の従来技術として。[4]3に示す よっな特開平リー45872号公報に記載の技術があ る。以下「図らを用いて、この技術を説明する。尚、図 3は第2の従来技術の説明に供する国である

【0007】まず、シリコ:基板11上に誘電体薄膜素 子の工層膜として許酸化S105膜42を形成し、次 (により、容量を確保しようというのが、一般的な動向で、30 (に) EBを重量比であっちり生含有したPHターケット 若し、はPナクーゲットとRhターゲットを用いた2元 スパータ法によって、玉石をさべる(1%)含有したPtか ふ成み「部電極材料層斗βをロ。2×0、4 μm成膜す る。次に、強誘電体材料層44をフピンコーティング。 く入り法等での。ことのころが6成膜とた後、600~ 800 ご熱処理を行った。次に 上部電極材料層4年 として、Pitをクバック法を用いてロ、ロトロ、4 nm 成膜した。その後、イオンミリング若しくほれ TE 法を 用いて、上部電極材料層45、強誘電体膜材料層44及

> 【0008】尚 : 許護電体薄膜素子において、下部電板 材料層4 5 というコン基板は 1 とい間にTiSからなる 密着層を形成してもよい。これにより、下部電極材料層 4.3 とよりコン基柄はこと間の密着性が向上する

【(i()()9】

【充明が解決しようとする課題】しかしながら、ハリア スタルとして、TiNを用いると、高誘電体や強誘電体 の熱処理時に「部電板の白金を通して熱処理雰囲気の酸 素によりTiS沪容易に酸化され体積変化や膜ストレフ

自体のヒロックやクラックの原因となることがある。ま た、PZTに比べ疲労特性の非常に良いSrBi゚Ta。 〇 (SBT)を不揮発性メモリに使用する場合、PC Tに比べ更に高温(TOOC)の熱処理が必要となるの。 で、日金と『こことを組み合わせた構造は適用できな。

【10 (0.1 (0.1)また、第2の従来技術に示すように ホリ シリコンプラグに直接下部電極としてPtRhとしても 十分な酸素パリア性を得ることができない。

でも、主分な酸素パリア性を備え、良好なオーミック特 性が得られる電極構造を有する半導体記憶素子を提供す ることを目的とする

[0012]

【課題を解析するための手段】請求項:記載い本発明の 半導体記憶素子は、半導体基板に形成されたMつSトラ ンジスタのトレイン領域とプラグ及びバリア くで4 或い は誘いリア・クルを介して電気的に接続される。下部電 極、誘電体膜及び上部電極からなるキャパック部を有す。 る半導体記憶素子であって、正記下部電極が少なくとも 20 上記誘電体膜に接する側に白金とロジウムとの合金酸化 膜を有する複数膜からなることを特徴とするものであ

【ひうたろ】また、請求項3記載の本発明の半導体記憶 素子は、上記下部電極が下層に白金とロジウムとの合金 膜又は白金。且つ、上層に白金とロンウムとの合金酸化 膜の2層膜がすることを特徴とする、請求項目記載の 半導体記憶素子である

【0014】更に、請戈項3記載の本発明の生導体記憶 素の内、酸素の含有薬がより以上で且つ。3(ロコミドで ちみことを特徴とする。請求項1回は請求項2に記載の 半導体記憶素テてある。

[0015]

【発明の実施の刑態】以下、実施の刑態に基づして本発 明について詳細に説明する。

【 () () 1 6 】図1 は本発明の一実施の形態の生導体記憶 素子の構造側面団であり、図上において、1はシリコン 基板、2はケート電極、3はソース領域、4はトレイン は第1層間絶縁膜、水はどりでメダル、分は強誘電体薄 膜」!(は第三層間絶縁膜)!!ほヒュニライエ、ここ は丁工膜がらなる密着層、1.3は攀化手では「丁工A) 膜、1/4は第17/白金とロジウムとの合金膜、Fit Di |Tri)|| 1回は第1の白ゃとロジウムとに合金酸化膜 a P. t lelt (*) 「Toは第2の白金とロジウムとと合金酸 化膜 上・日上の。・、1.7は第2つ自食とロシウムと の合金膜 日十日日とである

【『『17】のと』本発明の一実施の形態の半導体記憶 素子に製造1程を説明する。

【0018】まず P型ンリコン基板1に素子分離のた めのロコス酸化膜6を5000A形成し、イオンほ人に より ソース領域3及びドレイン領域4を形成し その 後、ゲート電極②を形成した。次に、スクック型のキャ パンクを形成するため、第1層間絶縁膜7を5000八 の厚さに形成し、続いて、下レイジ領域4/2キャバンタ 部とを電気的に接続するための直径() ちヵ mのコンダ クトポールを形成する。

4

【ロロ10】次に (VD法により ホリンリコンを全 【00~1】本金明は、高温酸化雰囲気の熱処理におい。10。面に堆積した後。ケミカルメカニカルボリーシングコウ MF、法で表面を平坦化し、コンダクトボール内に、ド レイン領域4とキャバシク部とを接続するポリシリコン ブラグミを形成する

> 【0020】このポリシリコンプラグう上に、DCマグ ネトロンスパック法で、富着層1日となるT1膜を目の ひ~300人、バリアスクルとなる午主N膜13をわご マグネトロン反応性スパック法で約2000人を各々2 うつごで連続的に形成し、続いて、ラミッドサーマルア ユーリング (RTA) 装置により。6000でTIN膜 13を結晶化させる。このパリアスタルを形成せずに 直接ポリンリコンプラグ上に下部電極を形成した場合。 下部電極のドナとポリシリコンとが反応し、良好なコ: タクト特性が得られず。また、強誘電体膜がSETで場 ☆ T(ロCの熱処理が必要となるが、この際、酸素が、 透過してもまっという問題がある。

【コロ21】その上に、「ロ」マグネトロンスパッタ法で 膜厚 ト (ロ〜100)(a゚) 好ましてほごロロA程度との。 第1のFit R上膜14を成膜温度じらりでにて形成し その上にいてマグネトロン反応性スパッタ法で膜厚10 紫子は、上記白金とロジウムとの合金酸化膜の定構成だ。30~0~800A(好ましては800A程度)の第12年; 日市の。膜1万を成膜温度2万0℃にて形成した。第1 ○Ft玉上膜14及が第1○FtLL○∞膜15が下部 電板を構成する。

> 【つり20】TiN膜13の膜厚を2000AD目にす ろと、第1のP+Rト購14の自金とシリコンとか反応 してしまっが、TiN膜13の膜厚を増加させると全体 の膜厚を増加させることになるので、好ましくない。 し たがって、上述のようにエエN膜13の膜厚はビロロロ **人程度が望ましい**

領域、下はボリンサコ、ブラグ、6はロコス酸化膜、7~40~【ロロコネ】また、第1の中ナむも膜14の膜壁を10 ロスプロはすると、強誘電体膜を成膜する跡の酸素がス 雰囲(の注) t E:) 膜 " 4 を透過 " て ! まい。TiNP: られ酸化され、真好なコンタクト特性が得られなから た。また、ヒモヒ五脚キュが1000人以上となると、 全体の膜厚を増加させることになるので好ましてない。 【0024】また、第1かPtRhO。膜15の膜厚を 100ALTにすると強誘電体を成膜する際の酸素ガニ 雰囲気が第1のPtRhOε膜17を透過してします。 T - ド膜13が酸化され、良好なコンタクト特性が得ら 50 れなかった また、P+RhO、膜15が800A以上

となると、全体の膜厚を増加させることになるので好ま 1. (2.1

【 (i i) 2 5 】形成された第1のF:R h 膜 1 4 5元素組 成比はPナーFh‐90:10でもった。第1のP+R h() 膜15の全元素に対する酸素元素の含有率が30 ""。を越とると、FtRhつ。膜のモフォロジーか急激に 悪化し、その上に形皮する強誘電膜の結晶性が悪しなっ た。その結果キャバンタリーク電流特性も非常に悪くな とた。また、2%以下になると強誘電体を成膜する際の。 酸素がス雰囲気が透過してしまい良好なコンタクト特性。10~により、強誘電体の特性(ヒステリンス)の対称性を保 を得ることかできない。

【しつ」も】上述のようにして干部電概を形成した後 - 強誘電体薄膜りである、SBT・SrBi Tag(0)) 膜を形成する。このS上工膜は有機金属分解成膜法。M etal Organio Decomposit.o n Motik) にて行った。このMotikにおいては、 第一権成を大気圧の酸素薬囲気中 6000 300 300 5間 行った。その後、第22個間絶縁膜1 m として。CND 辻によりショコン酸化膜を形成し、キャバングの上部に コングクトボールをドライエッチンで法により形成し、 その時、上部電極を形成した。上部電極は、Jicマグネ 下ロ、反応性スパック法で、膜厚100~800点・好 まし、は80日入程度)の第2のドナドもの。膜16を 成膜温度250℃で形成し。更に行の上にDCマグネト ロンスパック法で膜厚1にカト1000a(好ましては 200五程度)のPTトト膜17を成膜温度250℃に て形成した。その後、上部電極を所望の寸法に加工して その接第三規成として大気圧の酸準雰囲気中、750で でヨー分間の熱処理を行った

【ロロコ7】最後に、NOSトランプイタのソース領域 30 3 ソース領域 にコ、ククトボールを形成し、スパック法によりアルミ ユウムを形成し、更にトライエ・チ、で法に; たねじ し、ヒットゥインとした

【ロリコ8】上述の工程により形成されたキャバレクの。 強誘電体特性を測定した結果、ドゥー13Д(ニュー no、Ex 40kV cmのヒステリジスループが得。 られこって対称性が崩れていないことがら、ボニシリコ ンプラグとバリアメダル、下部電板との間に良好なオー ミーク特性が取れていることが示された。また、周波数 1 (OO) EH 2 、デューティー比5° 2) 7 トレコバルコ電 40 13 窒化チタン(TiN)膜 FF V 印加による。分極反動に伴っ接触特性を測定した。 結果、10 サイク4後で初期値と比ってその変化が一 11. ひろであった

【ロいじつ】上記実施の形態において、バリアメタルと

してTiNを用いたが。同様なバリア性を有するタンク ルとレリコンとの合金の窒化物 (TaxSi:-xN/)を 用いても同様な効果が得られた。尚しこの際、TaxS i ; - N/D組成は - 1 × x × 0 。2 、1 ≥ y ≥ 0 である ことが望ましい。また、シリコン基板の直上にキャパン タを形成する場合において、キャパンタの下部電極とジ リコン基板との間にバリアメタルを形成する場合でも同 様な効果が得られる。また一本実施の形態において、上 部電極が下部電極と同じ構造。即ち対称性を有すること っているが、本発明は、上述の実施の刑態に限定される ものではなく。 ヒステリシスの対称性が保たれれば、P 土等の従未用いられていた電極材料を用いてもよい。

6

【0030】

【発明の効果】以上、詳細に説明したように、本発明を 用いることにより 750で程度の高温酸化雰囲気での 熱処理においても、パリアメクル 表面が酸化されること なく また 下部電極構成元素である白金とプラグのレ リコンとの反応も抑制でき、良好なオーミックコンタで 20 ト特性を有する半導体記憶素子が得られる。

【【価値の簡単な説明】

【【図1】本発明の実施の形態の半導体記憶素子の構造断 面図である


【192】第1の従来技術による半導体記憶素子の構造断 面図である

【国3】第三の従来技術の説明に供する目である 【符号/高德明】

1 シリコン基板

- 一一二等极

- ユードレイ!領域
- う 掛けいりむ。コラグ
- 6 ロコス酸化膜
- 7 第1層間絕線膜
- 8 パリディクル
- 9 強誘電体薄膜
- コ () 第2層間絶縁膜
- 11 ビィトライン
- 12 Ti膜からなる密着層
- - |14|| 第1の白金とロジウムとの合金膜
 - 15 第1の自立とロジウムとの合金酸化膜
 - 16 第2の白金とロジウムとの合金酸化膜
- 17 第2の白金とロジウムとの合金膜



フロントベージの続き

:51:Int.(1.

識別記号

FΙ

HO11. 29:792

TLIPHEDIMAGE= JP4111.3013A

FAT-NO: UBATILITE.23A

1.000MENI-11END1F1EF: JE 111 3.2.1 A

TITLE: SEMISONSCOODE MEMORY ELEMENT

BUBN-LATE: April 13, 1999

INVENTOR INFORMATION:

MAME

YAMAZAKI, NOBUU ISHIHABA, PACTA OSADA, MAMAYA

ASSIGNEE-INFORMATION:

NAME

SHARP CORF

COUNTRY N/A

APPL-NO: JP09263319

APPL-PATE: Poptember 19, 1997

INT-CL : FFC.: HC1LU2'/10;HC1LU2'/106 ;HC1LC21/8242 ;HC1LC21/8247 ;HC1LC29/788 ;HC1LC29/788

ABSTRAGT:

TRUBLEM II DE QUIVEI: To provide a semiconductor memory element having an electrode structure which can obtain a good chmic characteristic and can provide a sufficient oxygen barrier even in a heat treatment in an high remperature exiditing atmosphere.

2.12TION: In a semiconductor memory element having a capacitor part, consisting is a lower electrode, a thin ferroelectric film 9, and an upper electrode, which is connected to the Grain region of a MOS transistor formed on a Hemisphilar in salistrate via a plug and a barrier metal, the lower electrode consists of an alloy exide film 14 of platinum and rhodium and an alloy film 13 of platinum and rhodium from the side in contact with the thin ferroelectric folim 4.

COPYRIGHT: 211989, 393

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[1000]

[The technical field to which invention belongs] this invention relates to a semiconductor storage element and the semiconductor storage element equipped with the capacitor which makes a ferroelectric and a high dielectric a dielectric film in more detail.

[0002]

[Description of the Prior Art] Now, what has in DRAM the memory cell which consisted of one MOS transistor and one capacitor is in use. In this 1 transistor and 1 capacitor type DRAM, it is becoming difficult to secure the capacity of a cell every year according to the request of high integration in recent years and detailed-izing. For this reason, it is a general trend by earning electrode area that capacity will be secured. That is, although electrode structure is solidified and electrode area is earned, this complicates the process very much and capacity reservation by this method becomes difficult. Moreover, the limitation is coming also for own thin film-ization of a dielectric. Then, the method of a dielectric being transposed to the oxide quantity dielectric materials of SrTiO3 or TiO(Ba, Sr)3 grade, and securing capacity is examined.

[0003] Development of the ferroelectric non-volatile memory (FeRAM) which operates at high speed with high density with

[0003] Development of the ferroelectric non-volatile memory (FeRAM) which operates at high speed with high density with combination with semiconductor memory with progress of thin film-ized technology in recent years on the other hand is prosperous. Research and development towards utilization are briskly done as memory in which the non-volatile memory using the ferroelectric thin film not only of the replacement to the high-speed writing 'EPROM which it reads and is the non-volatile memory of the former [points], such as height of the repeat resistance of low-battery operation, and writing read-out,]. EEPROM, and a flash memory but the replacement to SRAM and a DRAM field is possible. [0004] As a ferroelectric material, SrBi2Ta 2O9 with a sufficient defatigation property in which a low-battery drive is possible, and Bi4Ti 3O12 are examined compared with PbZrTiO3 (PZT) or PZT. However, in order to pull out the property of these high dielectrics and ferroelectrics, the heat treatment process in the inside of the oxidizing atmosphere of the elevated temperature in 400-800 degrees C is needed.

[0005] In case stack type DRAM and FeRAM which were integrated highly are created using the above material, in order to take contact in the MOS section and the capacitor section, the method of connecting electrically using plugs, such as contest polysilicon, is common. As a lower electrode of the capacitor section, platinum with high oxidation reaction resistance is used at the time of an elevated-temperature membrane formation process. As shown in <u>drawing 2</u>, it is necessary to form the barrier metal 28 between the lower electrode 29 and a plug 25 in this case. And the barrier metal 28 is required in order to prevent spreading each element which prevents the reaction of the platinum used as a lower electrode 29, and the silicon of a plug 25, and constitutes a high dielectric film and a ferroelectric film into other films through the lower electrode 29 in a heat treatment process, in addition, the structure section view of the semiconductor storage element according to the 1st conventional technology -- it is -- <u>drawing 2</u> -- setting -- 21 -- a silicon substrate and 22 -- a gate electrode and 23 -- a source field and 24 -- a drain field and 25 -- a polysilicon contest plug and 26 -- a localized-oxidation-of-silicon oxide film and 27 -- a layer insulation film and 28 -- in barrier metal and 29, a layer insulation film and 32 show an up electrode, and, as for a lower electrode and 30, 33 shows the bit line, as for a ferroelectric

[0006] Moreover, the technology of a publication is in a publication-number No. 45872 [nine to] official report as shown in drawing 3 as 2nd conventional technology. Hereafter, this technology is explained using drawing 3. In addition, drawing 3 is drawing with which explanation of the 2nd conventional technology is presented.

[0007] First, 0.2-0.4 micrometers of lower electrode-material layers 43 which consist of Pt which contained Rh 5 to 50% by the 2 yuan spatter using Pt target or Pt target which formed thermal oxidation SiO2 film 42 as a lower layer film of a dielectric thin film on the silicon substrate 41, next contained Rh 5 to 50% by the weight ratio, and Rh target are formed. Next, after forming 0.2-0.5 micrometers of ferroelectric material layers 44 by spin coating, CVD, etc., 600-800-degree C heat treatment was performed. Next, 0.2-0.4 micrometers of Pt(s) were formed, using a spatter as an up electrode-material layer 45. Then, the up electrode-material layer 45, the ferroelectric film material layer 44, and the lower electrode-material layer 43 are formed in a desired configuration one by one using ion milling or the RIE method.

[0008] In addition, in this dielectric thin film, you may form the adhesion layer which consists of TiN between the lower electrode-material layer 43 and a silicon substrate 41. Thereby, the lower electrode-material layer 43, a silicon substrate 41, and the adhesion of a between improve.

[0009]

[Problem(s) to be Solved by the Invention] However, as a barrier metal, when TiN is used, at the time of heat treatment of a high dielectric and a ferroelectric. TiN oxidizes easily by the oxygen of heat treatment atmosphere through the platinum of a lower electrode, between TiN and platinum, ablation arises or there are the cause and bird clapper of the hillock of platinum itself or a crack by the volume change or film stress. Moreover, since further hot (700 degrees C) heat treatment is needed compared with PZT when using very good SrBi2Ta 2O12 (SBT) of a defatigation property for non-volatile memory compared with PZT, the structure which combined platinum and TiN is inapplicable.

[0010] Moreover, as shown in the 2nd conventional technology, oxygen barrier nature sufficient as PtRh as a direct lower electrode cannot be obtained to a polysilicon contest plug.

[0011] Also in heat treatment of high-temperature-oxidation atmosphere, this invention is equipped with sufficient oxygen barrier nature, and aims at offering the semiconductor storage element which has the electrode structure where a good ohmic property is acquired.

[0012]

[Means for Solving the Problem] The semiconductor storage element of this invention according to claim 1 is a semiconductor storage element which has the capacitor section which consists of the lower electrode, dielectric film, and up electrode which are electrically connected through the drain field, the plug and the barrier metal, or this barrier metal of an MOS transistor formed in the semiconductor substrate, and is characterized by the bird clapper from two or more films which have the alloy oxide film of platinum and a rhodium in the side to which the above-mentioned lower electrode touches the above-mentioned dielectric film at least.

[0013] Moreover, the semiconductor storage element of this invention according to claim 2 is a semiconductor storage element according to claim 1 with which the above-mentioned lower electrode is characterized by the bird clapper from the two-layer film of the alloy oxide film of platinum and a rhodium in the alloy film of platinum and a rhodium or platinum, and the upper layer at a lower layer.

[0014] Furthermore, the semiconductor storage element of this invention according to claim 3 is a semiconductor storage element according to claim 1 or 2 which the content of oxygen is 2% or more among all the composition elements of the alloy oxide film of the above-mentioned platinum and a rhodium, and is characterized by being 30% or less. [0015]

[Embodiments of the Invention] Hereafter, based on the gestalt of operation, this invention is explained in detail. [0016] Drawing 1 is the structure section view of the semiconductor storage element of the gestalt of 1 operation of this invention, and is set to drawing 1. In 1, a silicon substrate and 2 a source field and 4 for a gate electrode and 3 A drain field, 5 a localized-oxidation-of-silicon oxide film and 7 for a polysilicon contest plug and 6 The insulator layer between the 1st layer. In 8, barrier metal and 9 an insulator layer and 11 between the 2nd layer for a ferroelectric thin film and 10 The bit line, A titanium-nitride (TiN) film and 14 the adhesion layer which 12 becomes from Ti film, and 13 The alloy film of the 1st platinum and a rhodium (PtRh). As for the alloy oxide film (PtRhOx) of the 1st platinum and a rhodium, and 16, 15 is [the alloy oxide film (PtRhOx) of the 2nd platinum and a rhodium.

[0017] Hereafter, the manufacturing process of the semiconductor storage element of the form of 1 operation of this invention is explained.

[0018] First, 5000A of localized-oxidation-of-silicon oxide films 6 for isolation was formed in the P type silicon substrate 1, with the ion implantation, the source field 3 and the drain field 4 were formed, and the gate electrode 2 was formed after that. Next, in order to form a stack type capacitor, a contact hole with a diameter [for forming an insulator layer 7 in the thickness of 5000A between the 1st layer, then connecting the drain field 4 and the capacitor section electrically] of 0.5 micrometers is formed.

[0019] Next, by CVD, after depositing contest polysilicon on the whole surface, flattening of the front face is carried out by the chemical mechanical polishing (CMP) method, and the polysilicon contest plug 5 which connects the drain field 4 and the capacitor section into a contact hole is formed.

[0020] On this polysilicon contest plug 5, about 2000A is respectively formed for the TiN film 13 which serves as 200-300A and barrier metal in Ti film used as the adhesion layer 12 by the DC magnetron-sputtering method continuously at 200 degrees C by DC magnetron reactivity spatter, then the TiN film 13 is crystallized at 600 degrees C with RAMIDDO thermal annealing (RTA) equipment. Although Pt of a lower electrode and contest polysilicon react, a good contact property is not acquired, when a lower electrode is formed on a direct polysilicon contest plug, without forming this barrier metal, and heat treatment which is 700 degrees C is needed when a ferroelectric film is SBT, there is a problem that oxygen will penetrate, in this case.

[0021] Moreover, the 1st PtRh film 14 of 100-1000A of thickness (preferably about 200A) was formed at the membrane formation temperature of 250 degrees C by the DC magnetron-sputtering method, and the 1st PtRhOx film 15 of 100-800A of thickness (preferably about 800A) was formed at the membrane formation temperature of 250 degrees C by DC magnetron reactivity spatter on it. The 1st PtRh film 14 and the 1st PtRhOx film 15 constitute a lower electrode.

[0022] If thickness of the TiN film 13 is made into 2000A or less, although the 1st platinum and silicon of the PtRh film 14 will react, since the whole thickness is made increased when the thickness of the TiN film 13 is made to increase, it is not desirable. Therefore, the thickness of the TiN film 13 has desirable about 2000A as mentioned above.

[0023] Moreover, when thickness of the 1st PtRh film 14 was made into 100A or less, the oxygen gas atmosphere at the time of forming a ferroelectric film penetrated the PtRh film 14, the TiN film 13 oxidized, and a good contact property was not acquired. Moreover, since the whole thickness is made increased when the PtRh film 14 becomes 1000A or more, it is not desirable.

[0024] Moreover, when thickness of the 1st PtRhOx film 15 was made into 100A or less, the oxygen gas atmosphere at the time of forming a ferroelectric penetrated the 1st PtRhOx film 17, the TiN film 13 oxidized, and a good contact property was not acquired. Moreover, since the whole thickness is made increased when the PtRhOx film 15 becomes 800A or more, it is not desirable.

[0025] The elementary-composition ratio of the 1st formed PtRh film 14 was Pt:Rh=90:10. When the content of the oxygen element to all the elements of the 1st PtRhOx film 15 exceeded 30%, the morphology of a PtRhOx film got worse rapidly and the crystallinity of a strong dielectric film formed on it became bad. As a result, the capacitor leakage-current property also became very bad. Moreover, if it becomes 2% or less, oxygen gas atmosphere at the time of forming a ferroelectric cannot penetrate, and a good contact property cannot be acquired.

[0026] After forming a lower electrode as mentioned above, the SBT (SrBi2Ta 2O9) film which is the ferroelectric thin film 9 is formed. This SBT film was performed by the organic-metal decomposition forming-membranes method (the Metal Organic Decomposition:MOD method). In this MOD method, 600 degrees C of the first baking were performed for 30 minutes among the oxygen atmosphere of atmospheric pressure. Then, as 2nd layer insulation film 10, the silicon oxide was formed by CVD, the contact hole was formed in the upper part of a capacitor by the dry etching method, and the up electrode was formed after that. The up electrode was DC magnetron reactivity spatter, formed the 2nd PtRhOx film 16 of 100-800A of thickness (preferably about 800A) at the membrane formation temperature of 250 degrees C, and formed the PtRh film 17 of 100-1000A of thickness (preferably about 200A) at the membrane formation temperature of 250 degrees C by the DC magnetron-sputtering method on it further. Then, the size of a request of an up electrode was processed and heat treatment for 30 minutes was performed at 750 degrees C among the oxygen atmosphere of atmospheric pressure as the second baking after that.

[0027] Finally, the contact hole was formed in the source field of an MOS transistor, aluminum was formed by the spatter, and it was further processed by the dry etching method, and considered as the bit line.

[0028] Since the hysteresis loop of Pr=13microC.cm2 and Ec=40 kV cm was acquired and the symmetric property had not collapsed as a result of measuring the ferroelectric property of the capacitor formed of the above-mentioned process, it was shown that the good ohmic property can be taken between a polysilicon contest plug, and barrier metal and a lower electrode. Moreover, as a result of measuring the defatigation property accompanying polarization reversal by stress pulse-voltage 5V impression of the frequency of 100kHz, and 5% of duty ratio, compared with initial value, the change was 0.03 after 1011 cycles.

[0029] In the gestalt of the above-mentioned implementation, although TiN was used as a barrier metal, even if it used the nitride (TaxSi1-xNy) of the alloy of the tantalum and silicon which have the same barrier nature, the same effect was acquired. In addition, as for composition of TaxSi1-xNy, it is desirable in this case that it is $1 \ge x \ge 0.2$ and $1 \ge y \ge 0$. Moreover, the same effect is acquired, even when forming a capacitor in right above [of a silicon substrate] and forming barrier metal between the lower electrode of a capacitor, and a silicon substrate. Moreover, in the gestalt of this operation, although the symmetric property of the property (hysteresis) of a ferroelectric is maintained by having the structure as a lower electrode where an up electrode is the same, i.e., symmetric property, as long as it is not limited to the gestalt of above-mentioned operation and the symmetric property of a hysteresis is maintained, the electrode material used conventionally [, such as Pt,] may be used for this invention.

100301

[Effect of the Invention] As mentioned above, without a barrier metal front face oxidizing by using this invention also in heat treatment in about 750-degree C high-temperature-oxidation atmosphere, as explained in detail, the reaction of the platinum which is a lower electrode composition element, and the silicon of a plug can also be suppressed, and the semiconductor storage element which has a good ohmic-contact property is obtained.

[Translation done.]

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2 **** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

Drawing 1] It is the structure section view of the semiconductor storage element of the gestalt of operation of this invention.

[Drawing 2] It is the structure section view of the semiconductor storage element by the 1st conventional technology.

[Drawing 3] It is drawing with which explanation of the 2nd conventional technology is presented.

[Description of Notations]

- 1 Silicon Substrate
- 2 Gate Electrode
- 3 Source Field
- 4 Drain Field
- 5 Polysilicon Contest Plug
- 6 Localized-Oxidation-of-Silicon Oxide Film
- 7 Insulator Laver between 1st Laver
- 8 Barrier Metal
- 9 Ferroelectric Thin Film
- 10 Insulator Laver between 2nd Laver
- 11 Bit Line
- 12 Adhesion Laver Which Consists of a Ti Film
- 13 Titanium-Nitride (TiN) Film
- 14 Alloy Film of 1st Platinum and Rhodium
- 15 Alloy Oxide Film of 1st Platinum and Rhodium
- 16 Alloy Oxide Film of 2nd Platinum and Rhodium
- 17 Alloy Film of 2nd Platinum and Rhodium


[Translation done.]


* NOTICES *


Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DRAWINGS







[Translation done.]

i i	Туре	L #	Hits	Search Text	DBs	Time Stamp
ĭ.	BRS	L1	9	jp9-2&3319	JPO	2002/09/2 3 09:16
	BKS	LB	5	6201271.UF.PN.	JSPAT	Tabba (na 12 3 na:18
2	BF.S	L27	0	11103023.URPN.	USFAT	7260270972 3 99:50
. 1	BF.S	L30	15	6040469.UFPN.	USFAT	1.2642 1.472 .8 44:53
<u>:</u>	BE.S	L31	0	11173033.URPN.	USIAT	6 <u>2</u> 1927 9 €0 38 98:15
E	BF.S	132	15	6045459.UFPN.	USFAT	12002/19 2 13 09:55
	BF.S	L33	13	("5153917" "5335138" "5453347" "5581436" "5616746" "5645976" "5691593" "5701540" "5796766" "5793076" "5796134" "6046469" "6166974").PN.	USPAT	2002/09 2 3 00:55
ð	BFS	L34	14	"5003428" "5005102" "5053317" "5142437" "5185489" "5335138" "6407855" "5585436" "5567964" "5622833" "57114401" "5714401" "5717736" "5790356").PN.	USFAT	
<u></u>	BF.S	135	6494	-platinum or pt) adj -rhedium or rd)	USFAT; EPO; JPO; DEFWENT; IBM TDB	
• 0	BFS	L36	6494	35 and (platinum pt)	USFAT; EPO; JPO; DEFWENT; IBM TOB	2002/09/2 3 10:11
	EFS	L37	2006	ctitar.ium ti) and (platinum or pt) adj (rhedium or rd)		
 	BFS	L38 .	19	3 and capacitors and ferroelectric	USFAT; EPO; JPO; DERWENT; IBM_TDB	